

CMOSアナログICの 実用設計

吉田晴彦

第 6 回

CMOS アナログIC PWM01 の回路設計 (2) 基準電圧源と基準電流源の設計



前回(本誌 2007 年 7 月号, pp.133-143)は CMOS アナログ IC「PWM01」の回路設計として、「CMOS アナログ IC の仕様検討から回路設計までの流れ」と「PWM01 に使用するプロセスと MOS トランジスタの特性」を解説した。今回は PWM01 の基準電圧源と基準電流源のブロックの回路設計を進めていく。(編集部)

1. 基準電圧源の設計

基準電圧源は、電源電圧変動や環境温度変化、製造プロセスのばらつきなどに対し、一定の出力電圧を供給するために必要です。今回設計する「PWM01」では、この基準電圧を電圧レギュレータ(VB1, VB2)や発振器などの各ブロックへ供給します。ここで、寄生素子によるノイズ伝播を抑制するための低出力インピーダンス化や出力電圧の高

精度化調整(トリミング)のために、基準電圧 V_{REF1} をアンプを介して図1のように $V_{REF1V0} = 1V$ として出力する回路構成とします。

● 基準電圧部の設計

基準電圧部の各値について、それぞれ設計手順を解説します。

(1) 基準電圧 (V_{REF1}) 部

基準電圧部は、図2に示すようなディブリーション型の NMOS トランジスタ M1 にゲート-ソース間電圧 $V_{GS1} = 0$ として発生した定電流 I を、ゲートとドレインを接続したエンハンスメント型 NMOS トランジスタ M2 に流し、ディブリーション型とエンハンスメント型のしきい値電圧の差を発生させ、一定の電圧 V_{REF1} を得る回路構成とします。

この回路において M1 と M2 が飽和領域で動作しているとして、それらに流れる電流をそれぞれ I_1, I_2 とすると、





図1 基準電圧源のブロック図

基準電圧 V_{REF1} は、低出力インピーダンス化や出力電圧調整(トリミング)のため、アンプを介して出力する。

図2

基準電圧 (V_{REF1}) 部

ディブリーション型とエンハンスメント型のしきい値電圧の差を利用した基準電圧発生回路。



KeyWord

基準電圧源、低出力インピーダンス化、高精度化調整、温度変化率、トランジスタ・サイズ、チャネル長変調、電源電圧変動除去比、PSRR、折り返しカスコード型、電圧レギュレータ、位相補償、基準電圧のトリミング、基準電流源

$$I_1 = \frac{1}{2} \mu_{nD} C_{ox} \frac{W_1}{L_1} (V_{GS1} - V_{TND})^2$$

$$I_2 = \frac{1}{2} \mu_{nE} C_{ox} \frac{W_2}{L_2} (V_{GS2} - V_{TNE})^2$$

μ_{nD} : ディプリーション型NMOSトランジスタのキャリア移動度 ($\text{cm}^2/\text{V}\cdot\text{s}$)

μ_{nE} : エンハンスメント型NMOSトランジスタのキャリア移動度 ($\text{cm}^2/\text{V}\cdot\text{s}$)

C_{ox} : 単位面積あたりのゲート容量 (F/cm^2)

が成り立ちます。ここで、 $I_1 = I_2$ 、 $V_{GS1} = 0$ 、 $V_{GS2} = V_{REF1}$ より、

$$\frac{1}{2} \mu_{nD} C_{ox} \frac{W_1}{L_1} V_{TND}^2 = \frac{1}{2} \mu_{nE} C_{ox} \frac{W_2}{L_2} (V_{REF1} - V_{TNE})^2$$

となるので、

$$V_{REF1} = V_{TNE} + |V_{TND}| \sqrt{\frac{\mu_{nD} (W_1 / L_1)}{\mu_{nE} (W_2 / L_2)}} \quad \text{.....(1)}$$




図3 TEGによる基準電圧 V_{REF1V0} の温度特性

図2の基準電圧発生回路で、NMOSトランジスタM1, M2のゲート長 L のサイズを振った回路 TEG による温度特性評価結果より、 $L_1 = 8\mu\text{m}$ 、 $L_2 = 12\mu\text{m}$ とする。

と表せます。

従って、(1)式から M1 と M2 が飽和領域で動作していれば、基準電圧 V_{REF1} が入力電源 V^+ に依存せず一定の電圧になることが分かります。

次に、温度特性について考えます。(1)式において、 μ_{nE} と μ_{nD} の温度変化率が等しいと仮定すると、 V_{REF1} の温度変化に関連するパラメータは V_{TNE} と V_{TND} なので、

$$\frac{\partial V_{REF1}}{\partial T} = \frac{\partial V_{REF1}}{\partial V_{TNE}} \frac{\partial V_{TNE}}{\partial T} + \frac{\partial V_{REF1}}{\partial V_{TND}} \frac{\partial |V_{TND}|}{\partial T}$$

$$\frac{\partial V_{REF1}}{\partial T} = \frac{\partial V_{TNE}}{\partial T} + \sqrt{\frac{\mu_{nD} (W_1 / L_1)}{\mu_{nE} (W_2 / L_2)}} \frac{\partial |V_{TND}|}{\partial T} \quad \text{.....(2)}$$

となります。

V_{TND} は負の温度特性を持つので、(2)式の右辺第1項は負となります。また、 V_{TNE} は正の温度特性を持つので、右辺第2項は正となります。従って、M1 と M2 のトランジスタ・サイズを調整することにより、 V_{REF1} の温度特性を可変することができます。

この V_{REF1} の温度特性の合わせ込み設計は、シミュレーション精度の理由から検証が難しいため、実際には、M1, M2のゲート長 L のサイズを振った回路 TEG を作成し、トランジスタ・サイズの最適化を行っています。TEG での評価結果を図3に示します。


回路 TEG による評価結果より、M1 と M2 のトランジスタ・サイズを、

$$\frac{W_1}{L_1} = \frac{24\mu\text{m}}{8\mu\text{m}}$$

$$\frac{W_2}{L_2} = \frac{24\mu\text{m}}{12\mu\text{m}}$$

図4
基準電圧 (V_{REF2}) 部

抵抗 $R7$ の挿入で、しきい値電圧のばらつきが低減できる。また、 $R7$ が正の温度係数であれば温度変動による電流 I_6 の変動量も低減できる。



とします。

PWM01では、p型の基板(P-SUB)を使用するので、NMOSトランジスタのボディは基板電位となります。従って、M1の基板バイアス効果^{注1}の影響やディプリーション型とエンハンスメント型での移動度の差などにより、温度特性のフラットとなるM1とM2のトランジスタ・サイズが異なっています。

(2)基準電圧(V_{REF2})部

図2のように、基準電圧(V_{REF1})部の入力電源を V^+ とする場合、実際にはM1のチャネル長変調などの影響により、基準電圧(V_{REF1})部の電源電圧変動除去比($PSRR$: power supply rejection ratio)は、 $-45\text{dB}@f=1\text{kHz}$ 程度となります。基準電圧源としては不十分なレベルなので、電源ラインから基準電圧部とアンプ部へのノイズの回り込みを低減するための工夫($PSRR$ の改善)が必要となってきます。

そこで、基準電圧(V_{REF1})部に供給するための内部レギュレータを設け、 $PSRR$ の改善を図ります。

図4(a)に基準電圧 V_{REF2} を生成するレギュレータ回路を示します。この回路はNMOSトランジスタM6(ディプリーション型)で発生する定電流 I_6 を、M3に流れる電流 I_3 と等しくするように負帰還をかけることにより、 $V_{REF2} = V_{REF1} + V_{GS3}$ となる電圧を発生します。

次に、図4(a)の回路の動作原理を説明します。M6はゲートとソースを短絡しているので定電流動作となりますが、実際には基板バイアス効果の影響を受け、ソース電位 V_S により電流 I_6 が変動します。また、M3を流れる電流 I_3 は $V_{SG3} = V_{REF2} - V_{REF1}$ であることから、 V_{REF1} を一定とす

ると、 V_{REF2} により変動します。ここで、 $V_S = V_{REF2}$ とみなすと、 I_6 と I_3 の V_{REF2} に対する特性は図5のように表せます。この回路は $I_6 = I_3$ となるように回路が動作するので、 I_6 と I_3 のグラフでの交点が V_{REF2} となります。

最終的な回路では図4(b)のように、M6のゲート・ソース間に抵抗 $R7$ を入れることで電流 I_6 は、図6のようにしきい値電圧 V_T のばらつきによる変動を低減することができ、また、 $R7$ に正の温度係数となる拡散抵抗などを使用することで電流 I_6 の温度変動を低減することができます。

(3)基準電圧($V_{REF1} + V_{REF2}$)部

図4(b)において、各トランジスタのサイズを検討します。

注1：基板バイアス効果(body effect)とは、基板(ボディ)とソース間に電圧 V_{SB} が加わることによって、チャネル下の空乏層の広がりやチャネルの厚みが変化し、しきい値電圧が変化する現象。




図5 電流 I と V_{REF2} の関係

NMOSトランジスタM6で発生する電流 I_6 とM3に流れる電流 I_3 が等しくなるように回路が動作し、その時の電圧が V_{REF2} となる。





図6 抵抗 $R7$ による電流 I_6 の特性改善

抵抗 $R7$ の挿入で、しきい値電圧のばらつきや温度変動による電流 I_6 の変動量が低減しているシミュレーション結果となっている。また、“fast”はNMOSトランジスタM6のしきい値電圧が低めの時、“typ”はNMOSトランジスタM6のしきい値電圧が標準の時、“slow”はNMOSトランジスタM6のしきい値電圧が高めの時を示す。



(b) 電流 I_6 の温度特性

M6

TEGの評価結果および類似既存製品の実績から、

$$\frac{W_6}{L_6} = \frac{36\mu\text{m}}{2.5\mu\text{m}}$$

$$R7 = 25[\text{k} \quad]$$

とすれば、素子のばらつきや温度変動に対しワースト条件(最小値)でも電流 I_6 は50nA以上となり、動作に支障がないことがわかっています。

M3

V_{REF2} は、 $V_{REF2} = V_{REF1} + V_{GS3}$ で決まります。 V_{REF2} は後段のアンプ部や基準電流源の電源となるため、最低でも $V_{REF2} \quad 1.8\text{V}$ 程度とする必要があります。ここで、 V_{REF1} 0.9V、M3のトランジスタ・サイズを、




図7 基準電圧($V_{REF1} + V_{REF2}$)部

ディプリーション型とエンハンスメント型のしきい値電圧の差を利用した基準電圧(V_{REF1})発生回路の入力電源を V^+ でなく V_{REF2} から供給することで V_{REF1} のPSRR特性の改善を図っている。

図8

V_{REF1} のPSRR特性(入力電源： V^+/V_{REF2})

入力電源を V^+ でなく V_{REF2} に接続することで V_{REF1} のPSRR特性が大幅に改善しているシミュレーション結果になっている。

$$\frac{W_3}{L_3} = \frac{8\mu\text{m}}{10\mu\text{m}}$$

とすると、 $V_{REF2} \quad 2\text{V}$ となります。

M7

V_{REF2} は、基準電圧源のアンプ部や基準電流源の電源となることから、M7は十分な電流能力が必要です。 V_{REF2} に接続する回路の消費電流は、基準電圧源のアンプ部と基準電流源部に供給され100 μA 程度となるので、M7のゲート・ソース間電圧 $V_{GS7} = 0\text{V}$ のときに100 μA 以上の電流が流せるようにトランジスタ・サイズを

$$\frac{W_7}{L_7} = \frac{36\mu\text{m}}{2.5\mu\text{m}} \times 8$$

とします。

M4, M5

カレント・ミラーを構成するM4とM5は、チャネル長変調の影響を少なくするため、ゲート長 L を大きめに設定し、トランジスタ・サイズを


$$\frac{W_4}{L_4} = \frac{W_5}{L_5} = \frac{12\mu\text{m}}{5\mu\text{m}}$$

とします。

以上より、基準電圧(V_{REF1} , V_{REF2})部の回路は図7のようになります。基準電圧部(V_{REF1})の入力電源を V^+ および V_{REF2} に接続した場合のPSRRのシミュレーション結果を図8に示します。入力電源を V^+ に接続した場合に比べ、 V_{REF2} に接続することで V_{REF1} のPSRR特性が大幅に改善されています。

● アンプ部の設計

基準電圧 V_{REF1} のインピーダンス変換と電圧調整のため



のアンプ部を検討します。

PSRR特性を考慮して、入力電源は V^+ ではなく V_{REF2} からの供給とするので、アンプ部は V_{REF2} 2Vで動作する必要があります。従って、図9のような、低電圧動作に有利なフォールドド・カスコード (folded-cascode ; 折り返しカスコード) 型の回路構成とします。

(1) 入力段：M13, M14

$V_{REF1} = 0.8 \sim 0.9V$ なので、M24のドレイン・ソース間電圧が小さくなり、M24の動作点が非飽和領域にならないようにするため、M13とM14にはしきい値電圧の低いインシャル型 ($V_{TN1} = 0.35V$) を使用し、トランジスタ・サイズを、

$$\frac{W_{13}}{L_{13}} = \frac{W_{14}}{L_{14}} = \frac{12\mu m}{5\mu m} \times 2$$

とします。

(2) 出力段ソース・フォロウ：M23

入力電源が V_{REF2} 2Vであり、出力段ソース・フォロウM23のソース電位が約1Vになるので、M23のゲート・ソース間電圧を十分に加え出力電流能力を確保するために、M23にはディプリーション型を使用し、トランジスタ・サイズを、

$$\frac{W_{23}}{L_{23}} = \frac{16\mu m}{2.5\mu m} \times 3$$

とします。

(3) 電流源： I_8

基準電圧 V_{REF1V0} は、電圧レギュレータ (VB1, VB2) や発振器などの基準電圧となるので、ほかの回路ブロックが起動する前に V_{REF1V0} を供給しておく必要があります。従って、この基準電圧源部で使用する電流源は、入力電源 V^+ に






図9 基準電圧源のアンプ部

PSRR特性を考慮して入力電源を V_{REF2} からの供給としているので、アンプ部は低電圧(2V程度)で動作する必要があり、フォールドド・カスコード型の回路構成としている。



(a) 電流源 I_8

ディプリーション型のNMOSと正の温度係数をもつ抵抗で構成される電流源。



(b) 電流 I_8 の特性

$W_8 = 12\mu m$, $L_8 = 2.5\mu m$, $R_8 = 50k$ のとき、 I_8 は約 $3\mu A$ となる。

図10
電流源の回路とその特性

対し立ち上がり(起動)特性が遅い基準電流源部からの供給ではなく、図10(a)のようにM8のディプリーション型($V_{TND} = -0.3V$)のNMOSトランジスタと正の温度係数となる拡散抵抗R8による定電流回路とします。

この回路は、図10(b)のグラフのようにM8に流れる電流とR8に流れる電流が等しくなるようにM8のソース電位 V_S が調整され、電流 I_8 が決まります。ここでは、M8のトランジスタ・サイズを、

$$\frac{W_8}{L_8} = \frac{12\mu m}{2.5\mu m}$$

$$R_8 = 50[k\ \Omega]$$

として、 $I_8 = 3\ \mu A$ の電流を発生させます。


(4)電源電圧変動除去比(PSRR: power supply rejection ratio)

基準電圧部(V_{REF1})と同様に、アンプ部の入力電源を V^+ ではなく V_{REF2} に接続します。これにより、図11(a)のようにPSRR特性を改善することができます。

また、図11(b)のように出力キャパシタ $C_O = 20pF$ (図9)を接続することで、高域の特性を改善します。

(5)位相補償


M21のゲート-ドレイン間にキャパシタ C_C と抵抗 R_C を挿入し、位相補償を行います。PSRRを改善するために接続した出力キャパシタ C_O により、出力端子REF1V0で発生するポール^{注2} g_{m23}/C_O が低域に移動するため、位相余裕が小さくなってしまいます。そこで、M23の相互



(a) PSRR特性(入力電源: V^+/V_{REF2})

アンプ部の入力電源を V^+ ではなく V_{REF2} に接続することで、PSRR特性を改善することができる。

図11 電源電圧変動除去比PSRR特性



(b) PSRR特性(入力電源: V_{REF2} でキャパシタ C_O あり/なし)

出力キャパシタ C_O を接続することで、高域のPSRR特性を改善することができる。




図12 アンプ部の回路図

基準電圧 V_{REF1} から V_{REF1V0} を発生させるアンプ部の回路構成。

コンダクタンス gm_{23} を大きくして、できるだけ OUT を高域に移動します。ここで、

$$gm_{23} = \mu_n D C_{ox} \frac{W_{23}}{L_{23}} (V_{GS23} - V_{TND}) = \sqrt{2I_{23} \mu_n D C_{ox} \frac{W_{23}}{L_{23}}}$$

となるので、出力 REF1V0 に負荷抵抗 R_O を接続することで電流 I_{23} を増やし、相互コンダクタンス gm_{23} を上げて位相余裕を確保します。また、トランジスタ・サイズ W_{23}/L_{23} を大きくすることで gm_{23} は増加しますが、M23 の寄生容量も増え M23 のゲートのノードで発生するポールが低域に移動するので注意が必要です。ここでは、

$$\frac{W_{23}}{L_{23}} = \frac{12\mu m}{2.5\mu m}$$

$$R_O = 67.5[k\ \Omega]$$

とします。

以上より、基準電圧源のアンプ部は図12のようになります。図13は、図9と図12を組み合わせた回路において、 $V^+ = 5V$ 、素子ばらつきを標準値の条件とし、 R_O の有無の条件でオープン・ループの周波数特性を調べたものです。 R_O を接続することで、出力端子 REF1V0 でのポールが高域に移動し、位相余裕が増加していることが確認できます。

● 基準電圧 V_{REF1V0} のトリミング

基準電圧 V_{REF1V0} は、ほかのブロックの基準電圧源として使用されるので高精度が要求されます。 V_{REF1} は、しき

い値電圧のばらつきやアンプの入力オフセット電圧などの影響を受けるので、出力帰還抵抗 R_2 にトリミング回路を追加し、基準電圧 V_{REF1V0} を調整できるようにします。

図14に示すトリミング回路は、 $V_{REF1V0} < 1V$ のときはヒューズ FUSE(a) と FUSE(c) を切断し、また $V_{REF1V0} > 1V$ のときには FUSE(b) と FUSE(d) を切断することで、目標の電圧に対して上下に電圧を調整します。

(1) トリミング精度

基準電圧 V_{REF1V0} の要求電圧精度は $1V \pm 1\%$ ($\pm 10mV$) なので、PWM01 ではパッケージング(機械的ストレス)による変動量などを考慮し、ウェハ状態で $1V \pm 0.5\%$ ($\pm 5mV$) 以内に収まるように設計します。図14において、 $R_1 = 216k$ (基本抵抗: $13.5k \times 16$) とすると V_{REF1V0} の電圧精度を $1V \pm 0.5\%$ 以内にするために、最小ビット抵抗 r は $1k$ 以下にする必要があります。ここでは、相対精度を上げるために R_1 と同一の抵抗を基本素子としてレイアウトすることを考慮し、最小ビット抵抗を $r = 422$ ($13.5k/32$) とします。


(2) トリミング調整範囲

基準電圧 V_{REF1V0} を目標値に調整するために必要なトリミング幅 n は、基準電圧 V_{REF1V0} のばらつき幅によって変わ

注2: ポール(pole)とは、有理関数の分母の多項式の値を0にする s の値で、ポール角周波数 ω_p から利得は $-20dB/dec$ の傾きで減少し、位相は ω_p で -45° となる。

図13
オープン・ループ周波数特性

$V^+ = 5V$ 、素子ばらつきは標準値条件、 R_O の有無でのオープン・ループ周波数特性のシミュレーション結果。 R_O を接続することで、出力端子でのポールが高域に移動し位相余裕が増加している。






図14 REF1V0のトリミング方法

$V_{REF1V0} < 1V$ のときはヒューズのFUSE(a)とFUSE(c)を切断し、また $V_{REF1V0} > 1V$ のときにはFUSE(b)とFUSE(d)を切断することで電圧値を調整する。




図15 基準電圧 V_{REF1V0} のトリミング回路

1V ± 0.5%の電圧精度を実現するためのトリミング回路。

ります。この回路ではディブリーション型とエンハンスメント型のしきい値電圧の差を利用した V_{REF1} のばらつきやアンプのオフセット電圧により、基準電圧 V_{REF1V0} は0.7V ~ 1.2V 程度の範囲でばらつきます。ここでは、トリミング前の初期状態において、 $V_{REF1V0} < 1V$ と $V_{REF1V0} > 1V$ の2通りの場合に分けて、トリミングに必要な抵抗値からトリミング幅 n を求めます。

$V_{REF1V0} < 1V$ の場合

ヒューズFUSE(a)とFUSE(c)を切断し、 V_{REF1V0} の電圧を上げる方向にトリミングを行います。

V_{REF1V0} (初期値) が最小値0.7Vの場合に、 $V_{REF1V0} = 1V$ にするために必要なトリミング抵抗 R_{tr} を求めます。

図14において、

$$\frac{R1 + R_{tr}}{R1} \times V_{IN-} = 1$$

が成り立ちます。 $R1 = 216k$, $V_{IN-} = V_{REF1V0}$ (初期値) = 0.7V とすると、

$$\frac{216 \times 10^3 + R_{tr}}{216 \times 10^3} \times 0.7 = 1$$

$$R_{tr} = 92.57k$$

と求められます。従って、 $0.7V < V_{REF1V0} < 1V$ の範囲では、 $R_{tr} = 92.57k$ であれば、 $V_{REF1V0} = 1V$ に調整することがで




図17 基準電圧源の回路

PWM01 で使用する高 PSRR で、出力電圧精度が $1V \pm 1\%$ の基準電圧源回路。

きます。

$V_{REF1V0} > 1V$ の場合

ヒューズ FUSE(b) と FUSE(d) を切断し、 V_{REF1V0} の電圧を下げる方向にトリミングを行います。 V_{REF1V0} (初期値) が最大値 1.2V の場合に、 $V_{REF1V0} = 1V$ にするために必要なトリミング抵抗 R_{tr} を求めます。

図14において、

$$\frac{R1}{R1 + R_{tr}} \times V_{IN-} = 1$$

が成り立ちます。 $R1 = 216k$, $V_{IN-} = V_{REF1V0}$ (初期値) = 1.2V とすると、

$$\frac{216 \times 10^3}{216 \times 10^3 + R_{tr}} \times 1.2 = 1$$

$$R_{tr} = 43.2k$$

と求まります。従って、 $1V < V_{REF1V0} < 1.2V$ の範囲では、 $R_{tr} = 43.2k$ であれば、 $V_{REF1V0} = 1V$ に調整することができます。

以上より、のいずれの場合においても、ヒューズ素子をすべて切ったときの最大トリミング抵抗の値が $R_{tr} = 92.57k$ であれば、 $V_{REF1V0} = 1V$ に調整することができます。

最小ビット抵抗 $r = 422$ とすると、トリミング抵抗 R_{tr} は、

$$R_{tr} = (r + 2r + 2^2r + 2^3r + \dots + 2^{n-1}r) \\ = 422(2^n - 1)$$

より、

$$n = 7 \text{ のとき, } R_{tr} = 53.59k < 92.57k$$

$$n = 8 \text{ のとき, } R_{tr} = 107.6k > 92.57k$$

となるので、トリミング幅を $n = 8$ とします。

従って、トリミング回路とトリミング・テーブルは図15、図16(p.148)のようになり、プローブ試験の前に行われるプリウェハ・テストで測定された初期特性に応じ、回路素子に接続された調整用ヒューズ素子をレーザーで切断(レーザー・トリミング)することにより、基準電圧 V_{REF1V0} を $1V \pm 0.5\%$ ($\pm 5mV$) に調整することが可能となります。

● 全体回路

最後に、基準電圧源の回路(図17)で、電源印加時の基準電圧の応答特性をシミュレーションで確認します。ここでは、電源電圧の立ち上がり時間や温度、トランジスタのばらつきなどを考慮した条件において、基準電圧の立ち上がり時間や耐発振性などの確認を行います。

図18にシミュレーションの一例として、立ち上がり時間 $10\mu s$ で電源電圧 $V^+ = 5V$ を印加した時の V_{REF2} と V_{REF1V0} の立ち上がり特性を示します。ばらつき条件の typ , ss (NMOS, PMOSともにしきい値高め), ff (NMOS, PMOSともにしきい値低め)で、問題なく基準電圧が立ち上がっている結果となっています。

2. 基準電流源の設計

基準電圧源と同様に、基準電流源は、電源電圧変動、環境温度変化、製造プロセスのばらつきなどに対し、一定のバイアス電流を供給し続ける必要があります。PWM01では、図19のようなディブリーション型のNMOSトランジ

スタ(M1, M2)の $V_{GS} = V_{GS2} - V_{GS1}$ と抵抗 R_x から基準電流 I を発生する回路構成とします。また, 電源ラインからのノイズ伝播の影響を低減するために入力電源は V^+ ではなく V_{REF2} からの供給とします。

● 基準電流: I

まず, 抵抗 R_x に流れる基準電流 I を検討します。M6 に流れる電流を I_O とすると, M3 と M4 がカレント・ミラーを構成しているので, M1 と M2 のドレイン電流が等しい状

V_{REF1V0} 設定(1V)

$V_{REF1} < 1V$ のとき 測定値[V]	FUSE8	FUSE7	FUSE6	FUSE5	FUSE4	FUSE3	FUSE2	FUSE1	$V_{REF1} > 1V$ のとき 測定値[V]
0.9948 -									- 1.0049
0.9928 - 0.9948								×	1.0049 - 1.0066
0.9909 - 0.9928							×		1.0066 - 1.0084
0.9890 - 0.9909							×	×	1.0084 - 1.0103
0.9871 - 0.9890						×			1.0103 - 1.0122
0.9852 - 0.9871						×		×	1.0122 - 1.0139
0.9833 - 0.9852						×	×		1.0139 - 1.0157
0.9817 - 0.9833						×	×	×	1.0157 - 1.0178
0.9801 - 0.9817					×				1.0178 - 1.0200
0.9782 - 0.9801					×			×	1.0200 - 1.0217
0.9763 - 0.9782					×		×		1.0217 - 1.0234
0.9745 - 0.9763					×		×	×	1.0234 - 1.0254
0.9726 - 0.9745					×	×			1.0254 - 1.0273
0.9708 - 0.9726					×	×		×	1.0273 - 1.0290
0.9689 - 0.9708					×	×	×		1.0290 - 1.0307
0.9671 - 0.9689					×	×	×	×	1.0307 - 1.0332
0.9653 - 0.9671				×					1.0332 - 1.0356
0.9635 - 0.9653				×				×	1.0356 - 1.0374
0.9616 - 0.9635				×			×		1.0374 - 1.0391
0.9599 - 0.9616				×			×	×	1.0391 - 1.0410
0.6831 - 0.6840	×	×	×		×	×			1.4612 - 1.4632
0.6821 - 0.6831	×	×	×		×	×		×	1.4632 - 1.4649
0.6812 - 0.6821	×	×	×		×	×	×		1.4649 - 1.4666
0.6803 - 0.6812	×	×	×		×	×	×	×	1.4666 - 1.4690
0.6795 - 0.6803	×	×	×	×					1.4690 - 1.4715
0.6785 - 0.6795	×	×	×	×				×	1.4715 - 1.4732
0.6776 - 0.6785	×	×	×	×			×		1.4732 - 1.4749
0.6767 - 0.6776	×	×	×	×			×	×	1.4749 - 1.4768
0.6759 - 0.6767	×	×	×	×		×			1.4768 - 1.4788
0.6750 - 0.6759	×	×	×	×		×		×	1.4788 - 1.4805
0.6741 - 0.6750	×	×	×	×		×	×		1.4805 - 1.4822
0.6733 - 0.6741	×	×	×	×		×	×	×	1.4822 - 1.4844
0.6726 - 0.6733	×	×	×	×	×				1.4844 - 1.4866
0.6717 - 0.6726	×	×	×	×	×			×	1.4866 - 1.4883
0.6708 - 0.6717	×	×	×	×	×		×		1.4883 - 1.4900
0.6699 - 0.6708	×	×	×	×	×		×	×	1.4900 - 1.4919
0.6690 - 0.6699	×	×	×	×	×	×			1.4919 - 1.4939
0.6682 - 0.6690	×	×	×	×	×	×		×	1.4939 - 1.4956
0.6673 - 0.6682	×	×	×	×	×	×	×		1.4956 - 1.4973
- 0.6673	×	×	×	×	×	×	×	×	- 1.4973

× : FUSE カット

図 16 トリミング・テーブル

基準電圧 V_{REF1V0} の初期値に対し, どのヒューズ素子を切断すれば $1V \pm 0.5\%$ に調整できるかを示すトリミング・テーブル。

態で安定します。このとき、M1とM2について、

$$\frac{I_0}{2} = n \times \frac{1}{2} \mu_{nD} C_{ox} \frac{W}{L} (V_{GS1} - V_{TND})^2 \quad \dots\dots\dots (3)$$

$$\frac{I_0}{2} = \frac{1}{2} \mu_{nD} C_{ox} \frac{W}{L} (V_{GS2} - V_{TND})^2 \quad \dots\dots\dots (4)$$

が成り立ちます。また、

$$I = \frac{V_{GS2} - V_{GS1}}{R_x} = \frac{\Delta V_{GS}}{R_x} \quad \dots\dots\dots (5)$$

と表せますから、

$$\frac{1}{2} \mu_{nD} C_{ox} \frac{W}{L} = K$$

とおくと、式(3),(4),(5)より、

$$I = \frac{\Delta V_{GS}}{R_x} = \frac{1}{R_x} = \left(1 - \frac{1}{\sqrt{n}}\right) \sqrt{\frac{I_0}{2K}} \quad \dots\dots\dots (6)$$

と表せます。

M1とM2のトランジスタ・サイズ比のずれによる V_{GS} のばらつき量を低減するためには、 V_{GS} を大きく設定する必要があります。式(6)において、(M1とM2のトランジスタ・サイズ比)の値を大きくすれば、 V_{GS} も大きくなり電流 I の精度が上がりますが、レイアウト設計で素子配置に大きなエリアが必要となります。ここでは、過去の既存製品での実績から、 $n = 4$ 、

$$\frac{W}{L} = \frac{24 \mu\text{m}}{5 \mu\text{m}}$$

とし、抵抗 $R_x = 30\text{k}$ とすることで、電流 $I = 2 \mu\text{A}$ に設定します。

図20に回路図を示します。 $V_{REF2} = 2\text{V}$ なので、M1とM2が飽和領域で動作するように、M3とM4にはしきい値




図18

V_{REF2} 、 V_{REF1V0} の立ち上がり特性

立ち上がり時間 $10 \mu\text{s}$ で電源電圧 $V^+ = 5\text{V}$ を印加した時の基準電圧 V_{REF2} と V_{REF1V0} の過渡応答特性のシミュレーション結果 (typ: 標準, ss: NMOS, PMOS ともにしきい値高め, ff: NMOS, PMOS ともにしきい値低め)。




図19

定電流発生回路

ディブリーション型のNMOSトランジスタ(M1, M2)の V_{GS} と抵抗 R_x から基準電流 I を発生する定電流回路。

電圧を低めに調整した低 V_T 型($V_{TPL} = -0.55V$)のトランジスタを使用します。また、この回路は負帰還がかかって動作しているので、M3のゲート・ドレイン間にキャパシタを挿入して位相補償を行います。

また、式(6)で V_{GS} は正の温度係数となるので、 V_{GS} の温度係数に近い特性の抵抗 R_x を用いることにより、温度特性の良好な電流源が実現できます。図21は、図20の回路TEGを作成し温度特性評価を行ったものです。抵抗 R_x は、約 $+3500\text{ppm/}$ の拡散抵抗(RND)を使用しており、良好な温度特性結果となっています。

● 基準電流 I のトリミング

(1)トリミング回路

V_{GS} は $60\text{mV} \pm 20\text{mV}$ 、抵抗 R_x は $\pm 25\%$ の範囲でばらつくので、電流 I は約 $\pm 60\%$ の変動幅となります。従って、電流 I をトリミング回路で調整する必要があります。ここでは図22のように、 R_x を可変(トリミング)することで電




図21 TEGによる基準電流源の温度特性

V_{GS} の温度係数に近い特性の抵抗を用いることにより、温度特性の良好な電流源が実現できる。

流値を調整します。

トリミング精度

PWM01では、基準電流 I の精度を $2\mu\text{A} \pm 25\%$ とします。パッケージングによる変動量などを考慮し、ウェハ状態で電流精度が $I = 2\mu\text{A} \pm 12.5\%$ 以内に収まるようなトリミング回路とします。

まず、抵抗 R_x の最小値となる $R1$ の値を決定します。この回路はトリミングにより、電流値を増加させることはできないので、初期状態(ヒューズ素子を切断する前の状態)において、 V_{GS} と $R1$ がばらついていても $I = 2\mu\text{A}$ となるように $R1$ の値を決定します。ばらつきを考慮して、 V_{GS} の最小値を 40mV 、 $R1$ の最大値を $1.25R1(+25\%)$ とすると、

$$\frac{\Delta V_{GS}}{1.25R1} \geq 2\mu\text{A}$$

$$\frac{40 \times 10^{-3}}{1.25R1} \geq 2 \times 10^{-6}$$

となります。レイアウト設計で基準電流源の回路ブロックは、基準電圧源の回路ブロックと並べて配置するので、ここでは基準電圧源の基本抵抗と同じ抵抗値の 13.5k とします。

従って、最小ビット抵抗 r は基準となる抵抗 $R1 = 13.5\text{k}$ に対して、電流 I の精度が $\pm 12.5\%$ となるように、 $r = 1.688\text{k}$ とします。


トリミング調整範囲

V_{GS} が最大値 80mV 、 R_x が最小値 $0.75R_x(-25\%)$ となり、電流が最大にばらついた場合に、 $I = 2\mu\text{A}$ にするために必要な抵抗 R_{tr} を求めます。

$$\frac{\Delta V_{GS}}{0.75R_x} = 2\mu\text{A}$$

図20
基準電流源

V_{REF2} が約 $2V$ なので、M3、M4はしきい値電圧を低めに調整した低 V_T 型のトランジスタを使用する。



$$\frac{80 \times 10^{-3}}{0.75 R_x} = 2 \times 10^{-6}$$

$$R_x = 53.4 \text{ [k]} \quad]$$

となります。 $R_x = R_{tr} + R1$ より抵抗 R_{tr} は、

$$R_x = 53.4 \text{ [k]} \quad]$$

$$R_{tr} + R1 = 53.4 \times 10^3 \text{ [}] \quad]$$

$$13.5 \times 10^3 + R_{tr} = 53.4 \times 10^3 \text{ [}] \quad]$$

$$R_{tr} = 39.9 \text{ [k]} \quad]$$

と求まります。つまり、 $R_{tr} = 39.9 \text{ k}$ であれば、電流 I が最大にばらついても、 $I = 2 \mu\text{A} \pm 12.5\%$ 以内に調整できます。

最小ビット抵抗 $r = 1.688 \text{ k}$ よりトリミング抵抗 R_{tr} は、

$$R_{tr} = (r + 2r + 2^2r + 2^3r + \dots + 2^{n-1}r)$$

$$= 1.688 \times 10^3 (2^n - 1) \text{ [}] \quad]$$

より、

$$n = 4 \text{ のとき, } R_{tr} = 25.32 \text{ [k]} < 39.9 \text{ [k]} \quad]$$

$$n = 5 \text{ のとき, } R_{tr} = 52.33 \text{ [k]} > 39.9 \text{ [k]} \quad]$$

となるので、トリミング幅を $n = 5$ とします。

従って、トリミング回路とトリミング・テーブルは図23 (a)、図23 (b) (p.152) のようになり、 $I = 2 \mu\text{A} \pm 12.5\%$ に調整することが可能となります。

(2) トリミング方法

トリミングを行うためには、基準電流源の初期値を測定する必要があります。まず、初期値の測定方法として考えられるのは図24のようにOPアンプU1の出力シンク電流 I_{OM-} を V_O 端子で測定し、その結果よりトリミングを行う方法です。しかし、この方法ではカレント・ミラーの折り





図22
電流 I のトリミング
 R_x をトリミングすることで電流値を調整する。

(a) トリミング回路の追加



(b) トリミング回路





図24 電流 I のトリミング方法1

OPアンプU1の出力シンク電流 I_{OM-} を V_O 端子で測定する方法では、基準電流源の初期値を精度良く測定できない。



(a) トリミング回路

2 μ A \pm 12.5%の電流精度を実現するためのトリミング回路。

I_{REF} 設定(2 μ A)

測定値[μ A]	FUSE5	FUSE4	FUSE3	FUSE2	FUSE1
- 2.1161					
2.1161 - 2.3484					x
2.3484 - 2.5807				x	
2.5807 - 2.8211				x	x
2.8211 - 3.0616			x		
3.0616 - 3.2938			x		x
3.2938 - 3.5261			x	x	
3.5261 - 3.7749			x	x	x
3.7749 - 4.0236		x			
4.0236 - 4.2559		x			x
4.2559 - 4.4882		x		x	
4.4882 - 4.7286		x		x	x
4.7286 - 4.9690		x	x		
4.9690 - 5.2013		x	x		x
5.2013 - 5.4336		x	x	x	
5.4336 - 5.6908		x	x	x	x
5.6908 - 5.9480	x				
5.9480 - 6.1803	x				x
6.1803 - 6.4126	x			x	
6.4126 - 6.6530	x			x	x
6.6530 - 6.8934	x		x		
6.8934 - 7.1257	x		x		x
7.1257 - 7.3580	x		x	x	
7.3580 - 7.6067	x		x	x	x
7.6067 - 7.8554	x	x			
7.8554 - 8.0877	x	x			x
8.0877 - 8.3200	x	x		x	
8.3200 - 8.5604	x	x		x	x
8.5604 - 8.8009	x	x	x		
8.8009 - 9.0332	x	x	x		x
9.0332 - 9.2654	x	x	x	x	
9.2654 -	x	x	x	x	x

x : FUSEカット

(b) トリミング・テーブル

初期値に対し、どのヒューズ素子を切断すれば2 μ A \pm 12.5%に調整できるかを示すトリミング・テーブル。

図23
トリミング回路とトリミング・テーブル




図25
電流 / トリミング方法2
IL 端子を利用し電流値を測定することで、初期値測定用のボンディング・パッドを新たに追加することなく、基準電流源の初期値を精度良く測定できる。




図26 基準電流源の回路

PWM01で使用する出力電流精度が $2\mu\text{A} \pm 25\%$ の基準電流源回路。

返しが多く、基準電流源の初期値を精度良く測定することはできません。トリミング回路を設計する場合には、理論上問題がなくても、実際に精度よくトリミングが行えない場合があるので注意する必要があります。

PWM01では、図25のようなリミッタ・アンプのIL端子を利用したトリミング方法とします。この方法では、カレント・ミラーの折り返しを少なくすることができ、初期値測定用のボンディング・パッドを新たに追加することなくトリミングを行うことができます。IL端子は、ハイ・インピーダンス(トランジスタのゲートしか接続されていない)端子なので、電流 I を精度良く測定することができ、トリミング後に配線をヒューズ素子(FUSE)により切断することで、リミッタ・アンプ部U6の特性に影響を与えずに済みます。

● 全体回路

基準電流源の回路を図26に示します。また、アンプU3に出力する電流IREF_U3などのように接続先の回路構成

によりドレイン電圧が変動する場合は、チャネル長変調の影響で電流に誤差が生じないように、しきい値電圧の低いイニシャル型($V_{TN1} = 0.35\text{V}$)のトランジスタをカスコード接続し出力インピーダンスを上げることで、電流比の誤差を低減しています。

参考・引用*文献

- (1) 谷口研二; CMOSアナログ回路入門, CQ出版社, 2005年。
- (2) Behzad Razavi 著, 黒田忠広監訳; アナログCMOS集積回路の設計 基礎編/応用編, 丸善, 2003年。
- (3) 吉澤浩和; CMOS OPアンプ回路 実務設計の基礎, CQ出版社, 2007年。

よしだ・はるひこ
新日本無線

<筆者プロフィール>

吉田 晴彦. 1985年に新日本無線に入社, プロセス開発や電源IC設計などに従事, 現在ミックスド・シグナルIC設計部門に所属。